

Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

光电1603班 周楠森

qq:604259737

特别感谢电子信息与通信学院 谭力老师提供部分版权支持

Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

Part 1

绪论与逻辑代数

绪论

- 1. 二进制与十进制
- 2. 二-十进制转换
- 2.1 十进制转换二进制

eg: $(37.39)_D = (?)_B$

$$37 = 2^5 + 2^2 + 2^0 = (100101)_B$$

$$0.39 \times 2 = 0.78 \text{ ----- } -0$$

$$0.78 \times 2 = 1.56 \text{ ----- } -1$$

$$0.56 \times 2 = 1.12 \text{ ----- } -1$$

$$0.24 \times 2 = 0.48 \text{ ----- } -0$$

$$0.48 \times 2 = 0.96 \text{ ----- } -0$$

$$0.96 \times 2 = 1.92 \text{ ----- } -1$$

$$0.78 \times 2 = 1.56 \text{ ----- } -1$$

$$0.12 \times 2 = 0.24 \text{ ----- } -0$$

$$0.48 \times 2 = 0.96 \text{ ----- } -0$$

$$0.92 \times 2 = 1.84 \text{ ----- } -1$$

$$0.39 = 2^{-2} + 2^{-3} + 2^{-7} + 2^{-8} = (0.01100011)_B$$

精度要求0.01, $2^{-7} < 0.01 < 2^{-6}$ 精确到小数点后**第七位**:

$$(0.0110010)_B$$

绪论

- 3. 二-十六进制转换, 二-八进制转换

$$(111100010101110.1100)_B = (78AE.C)_H$$

$$(10110.011)_B = (26.3)_O$$

- 4. 二进制计算 (带符号二进制计算)

- 4.1 原码、反码、补码

$$X_1 = +105, \quad X_2 = -105$$

$$[X_1]_{\text{原}} = (01101001)_B \quad [X_2]_{\text{原}} = (11101001)_B$$

$$[X_1]_{\text{反}} = (01101001)_B \quad [X_2]_{\text{反}} = (10010110)_B (\text{符号位不变})$$

补码: 正数补码与原码相同, 负数补码是反码加1

- 补码转换十进制: $(10101010)_B = -2^7 + 2^5 + 2^3 + 2^1 = -86$

n位带符号数

原码: $-(2^{n-1}-1) \sim (2^{n-1}-1)$

反码: $-(2^{n-1}-1) \sim (2^{n-1}-1)$

补码: $-(2^{n-1}) \sim (2^{n-1}-1)$

绪论

- 4.2 减法运算可以转换为补码的加法运算
- 5. 码制(了解构造规则, 优势)

BCD码: 8421码, 2421码, 5421码, 余3码, 余3循环码

格雷码

逻辑代数

- 1. 逻辑代数定律运算 (全部熟悉掌握)

0、1律, 互补律, 交换律, 结合律, 分配律, 重叠律

- 反演律 (摩根定律) $\overline{A + B} = \bar{A} \cdot \bar{B}$ $\overline{AB} = \bar{A} + \bar{B}$

- 吸收律 $A + \bar{A}B = A + B$

- 常用恒等式 (可证)

$$AB + \bar{A}C + BC = AB + \bar{A}C$$
$$AB + \bar{A}C + BCD = AB + \bar{A}C$$

- 求非, 求对偶 (考点) 例

逻辑代数

- 2. 最小项与最大项

- 2.1 最小项

3个变量就有 2^3 个 用 m_i 表示, 其中 i 为对应的十进制数,

$$m_0 = \bar{A}\bar{B}\bar{C}(000)$$

- 对应任何一个最小项, 只有1组变量使其为1
- 不同最小项使它为1的那组变量不同
- 对变量的任一组取值, 任意两个最小项乘积0
- 对变量任一组取值, 最小最小项之和为0

- 2.2 最大项

- 对应任何一个最大项, 只有1组变量使其为0
- 任意最大项之和为1
- 全体最大项之积0
- $m_i = \overline{M_i}$

逻辑代数

• 3. 代数化简与卡诺图化简 (考点)

- 例1: $ABC\bar{D} + ABD + BC\bar{D} + ABCD + B\bar{C}$
- $= ABC + ABD + BC\bar{D} + B\bar{C}$
- $= AB(C + D) + B(C\bar{D} + \bar{C})$
- $= AB(C + D) + B(\bar{D} + \bar{C})$
- $= B(AC + AD + \bar{D} + \bar{C})$
- $= B(A + \bar{D} + \bar{C})$
- $= AB + B\bar{D} + B\bar{C}$

逻辑代数

$$1. \quad F = \bar{A}\bar{B} + (AB + A\bar{B} + \bar{A}B)C$$

$$\text{解1:} \quad F = \bar{A}\bar{B} + ABC + A\bar{B}C + \bar{A}BC$$

$$= \bar{A}\bar{B} + \bar{A}\bar{B}C + ABC + A\bar{B}C + \bar{A}BC$$

吸收律反用

$$= \bar{A}\bar{B} + (\bar{A}\bar{B} + AB)C + (A\bar{B} + \bar{A}B)C$$

$$= \bar{A}\bar{B} + C$$

$$\text{解2:} \quad F = \bar{A}\bar{B} + (A(\underline{B + \bar{B}}) + \bar{A}B)C$$

互补律

$$= \bar{A}\bar{B} + (A + \bar{A}B)C$$

$$= \bar{A}\bar{B} + (\underline{A + B})C$$

补吸收律

$$= \bar{A}\bar{B} + \bar{A}\bar{B}C$$

$$= \bar{A}\bar{B} + C$$

逻辑代数

$$2. F_1 = AB + AC + \bar{B}C + BC + \bar{B}D + B\bar{D} + ADE(F + G)$$

解: $F_1 = \underline{AB} + \underline{AC} + \underline{BC} + \underline{BC} + \underline{BD} + \underline{B\bar{D}} + ADE(F + G)$

$$= A(\underline{\bar{B}C}) + \underline{\bar{B}C} + B\bar{C} + \bar{B}D + B\bar{D} + ADE(F + G) \quad \text{补吸收律}$$

$$= \underline{A} + \bar{B}C + B\bar{C} + \bar{B}D + B\bar{D} + \underline{ADE(F + G)} \quad \text{吸收律}$$

$$= A + \bar{B}C + B\bar{C} + \bar{B}D + B\bar{D}$$

$$\textcircled{1} = A + \bar{B}C(\underline{D + \bar{D}}) + B\bar{C} + \bar{B}D + B\bar{D}(\underline{C + \bar{C}}) \quad \text{互补律反用}$$

$$= A + (\underline{\bar{B}CD + \bar{B}\bar{C}D}) + (\underline{\bar{B}C\bar{D} + BC\bar{D}}) + (\underline{B\bar{C} + B\bar{C}\bar{D}})$$

$$= A + \bar{B}D + C\bar{D} + B\bar{C}$$

$$\textcircled{2} = A + B\bar{C} + \bar{B}D + \bar{B}C + B\bar{D} + \underline{C\bar{D}} \quad \text{添加项}$$

$$= A + (\underline{B\bar{C} + B\bar{D} + C\bar{D}}) + (\underline{\bar{B}D + \bar{B}C + C\bar{D}}) \quad \text{添加项}$$

$$= A + B\bar{C} + C\bar{D} + \bar{B}D$$

逻辑代数

$$3. \quad \bar{F} = A(A + \bar{B} + \bar{C})(\bar{A} + C + D)(E + \bar{C}\bar{D})$$

解: ①
$$\begin{aligned} F &= \bar{A} + \bar{A}BC + A\bar{C}\bar{D} + \bar{E}\bar{C}\bar{D} = \bar{A} + \bar{C}\bar{D} + \bar{E}\bar{C}\bar{D} \\ &= \overline{\bar{A} + \bar{C}\bar{D} + \bar{E}} = A(C + D)E = ACE + ADE \end{aligned}$$

②
$$F = A(A + \bar{B} + \bar{C})(\bar{A} + C + D)(E + \bar{C}\bar{D}) \quad \text{作对偶变换}$$

$$\begin{aligned} F' &= A + A\bar{B}\bar{C} + \bar{A}CD + E(\bar{C} + \bar{D}) \\ &= A + CD + E\bar{C} + E\bar{D} = A + CD + E\bar{C} + E\bar{D} + CE = A + CD + E \\ F &= (F')' = A(C + D)E = ACE + ADE \end{aligned}$$

③ 受上面解法的启发, 还可作反演变换来化简


$$\begin{aligned} \bar{F} &= \bar{A} + \bar{A}BC + A\bar{C}\bar{D} + \bar{E}(C + D) \\ &= \bar{A} + \bar{C}\bar{D} + \bar{E}C + \bar{E}D + \bar{C}\bar{E} = \bar{A} + \bar{C}\bar{D} + \bar{E} \end{aligned}$$

$$F = \bar{\bar{F}} = A(C + D)E = ACE + ADE$$

逻辑代数

例2：无关项化简

$$L(A, B, C, D) = \sum m(0, 4, 6, 13, 14, 15) + \sum d(1, 2, 3, 5, 7, 9, 10, 11)$$



Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

Part 2

组合逻辑电路

组合逻辑电路

组合逻辑电路

结构特征：

输入输出无反馈延迟通路

不含记忆单元

工作特征：

在任何时刻电路的输出状态只取决**同一时刻**输入状态而与电路**原来状态无关**

组合逻辑电路

1. 组合逻辑电路分析 (重点)

- (1) 由逻辑图写出各输出端的逻辑表达式
- (2) 化简与变换逻辑表达式
- (3) 列出真值表
- (4) 根据真值表或逻辑表达式经分析确定功能


2. 组合逻辑电路设计 (重点)

- (1) 由逻辑抽象, 根据实际逻辑问题的因果关系确定输入输出变量, 并定义逻辑状态含义
- (2) 根据逻辑描述列出真值表
- (3) 写出逻辑表达式
- (4) 逻辑表达式变换并画出逻辑图

组合逻辑电路

1. 组合逻辑电路分析举例

解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。



$$X = A$$

$$Y = \overline{\overline{A} \overline{B}} \cdot \overline{\overline{A} \overline{B}}$$

$$Z = \overline{\overline{A} \overline{C}} \cdot \overline{\overline{A} \overline{C}}$$

组合逻辑电路

1. 组合逻辑电路分析举例

2、列写真值表

$$X = A$$

$$\begin{aligned} Y &= \overline{\overline{A}\overline{B}} \cdot \overline{\overline{A}\overline{B}} = \overline{A\overline{B}} + \overline{\overline{A}B} \\ &= A\overline{B}(C + \overline{C}) + \overline{A}B(C + \overline{C}) \\ &= \sum m(2, 3, 4, 5) \end{aligned}$$

$$\begin{aligned} Z &= \overline{\overline{A}\overline{C}} \cdot \overline{\overline{A}\overline{C}} = \overline{A\overline{C}} + \overline{\overline{A}C} \\ &= A\overline{C}(B + \overline{B}) + \overline{A}C(B + \overline{B}) \\ &= \sum m(1, 3, 4, 6) \end{aligned}$$

真值表

A	B	C	X	Y	Z
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	1	1
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	1	0	0

组合逻辑电路

1. 组合逻辑电路分析举例

3、确定电路逻辑功能

这个电路逻辑功能是对输入的
二进制码求反码。最高位为
符号位，0表示正数，1表示负
数，正数的反码与原码相同；
负数的数值部分是在原码的基
础上逐位求反。

真值表


<i>A</i>	<i>B</i>	<i>C</i>	<i>X</i>	<i>Y</i>	<i>Z</i>
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	1	1
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	1	0	0

组合逻辑电路

2. 组合逻辑电路设计举例

例3 水槽由两台水泵 L_1 、 L_2 供水。A、B、C 为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求：

- 1、当水位超过C点时：
水泵 L_1 、 L_2 均停止工作；
- 2、当水位超过B点，低于C点时：
仅 L_1 工作；
- 3、当水位超过A点，低于B点时：
仅 L_2 工作；
- 4、当水位低于A点时：水泵 L_1 、 L_2 同时工作。



组合逻辑电路

2. 组合逻辑电路设计举例

1、逻辑抽象：

输入变量 (A 、 B 、 C)：为三个检测仪的输出


逻辑1：水位低于水位检测仪；

逻辑0：水位高于水位检测仪。

输出变量 (L_1 , L_2)：两个水泵

逻辑1：水泵工作；

逻辑0：水泵不工作。



组合逻辑电路

2. 组合逻辑电路设计举例


2、列真值表

当水位超过C点时， L_1 、 L_2 均停止工作；

当水位超过B点，低于C点时仅 L_1 工作；

当水位超过A点，低于B点时仅 L_2 工作；

当水位低于A点时， L_1 、 L_2 同时工作。





A	B	C	L_1	L_2
0	0	0	0	0
0	0	1	1	0
0	1	0	×	×
0	1	1	0	1
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

组合逻辑电路

2. 组合逻辑电路设计举例

3、由真值表写出逻辑表达式简化和变换逻辑表达式



A	B	C	L ₁	L ₂
0	0	0	0	0
0	0	1	1	0
0	1	0	×	×
0	1	1	0	1
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

4、画出逻辑电路（略）

组合逻辑电路

3. 竞争冒险

产生竞争冒险原因：由于逻辑门延迟时间在电路信号电平变化的瞬间，可能与稳态下逻辑功能不一致产生错误输出

竞争： 当一个逻辑门两个输入端信号同时向相反方向变化，而变化时间有差异的现象

冒险： 两个输入端信号取值变化方向相反时，如门电路输出端逻辑表达式简化成两个互补信号相乘或相或，有竞争而可能产生输出干扰脉冲现象

单选 (2分) 函数 $F = \overline{A} \cdot C + A \cdot B + \overline{B} \cdot \overline{C}$ ，当变量的取值为_____。将不出现冒险现象。

A. $B=C=1$

B. $B=C=0$

C. $A=0, B=0$

D. $A=1, C=0$

将各个选项带入原式中，所得表达式中存在互补变量时，电路就有可能存在竞争冒险。

组合逻辑电路

4. 若干典型组合逻辑电路原理与应用

4.1 编码器

编码器：将每一个**编码信号**变换为不同的**二进制代码**输出

编码器分类：普通编码器和优先编码器（**掌握CD4532设计**）

普通编码器：任何时候**只允许输入一个**有效编码信号，否则输出混乱

比如：4线-2线编码器：4个输入端，2个输出端

4个输入端分别对应0, 1, 2, 3 对应的2个输出端00, 01, 10, 11

优先编码器：**允许同时输入两个以上**有效编码信号，当同时输入时，按照预先设定的优先级对**优先级最高的**编码

组合逻辑电路

例：优先编码器的设计

输入为编码信号 $I_3 \sim I_0$ ，输出为 $Y_1 Y_0$

输入编码高电平有效，输出为二进制代码

I_0 ：ICU病房呼叫

I_1 ：一级护理病房呼叫

I_2 ：二级护理病房呼叫

I_3 ：三级护理病房呼叫

优先级为从高到低： $I_0 \sim I_3$

功能表：

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	X	X	X	0	0
0	1	X	X	0	1
0	0	1	X	1	0
0	0	0	1	1	1

组合逻辑电路

例：优先编码器的设计

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	X	X	X	0	0
0	1	X	X	0	1
0	0	1	X	1	0
0	0	0	1	1	1

		$I_2 I_3$			
		00	01	11	10
$I_0 I_1$	00	0	1	1	1
	01	0	0	0	0
	11	0	0	0	0
	10	0	0	0	0

$$Y_1 = \bar{I}_0 \cdot \bar{I}_1 \cdot I_3 + \bar{I}_0 \cdot \bar{I}_1 \cdot I_2$$

组合逻辑电路

例：优先编码器的设计

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	X	X	X	0	0
0	1	X	X	0	1
0	0	1	X	1	0
0	0	0	1	1	1

$I_2I_3 \backslash I_0I_1$		00	01	11	10
$I_0I_1 \backslash I_2I_3$	00	0	1	0	0
	01	1	1	1	1
	11	0	0	0	0
	10	0	0	0	0

$$Y_0 = \bar{I}_0 \cdot I_1 + \bar{I}_0 \cdot \bar{I}_2 \cdot I_3$$

组合逻辑电路

典型编码器电路

优先编码器CD4532（会用） 8线-3线编码器

优先编码器CD4532功能表

$EI=1$ ，电路工作，输入 $I_0 \sim I_7$ 分别有高电平输入时， $Y_2 \sim Y_0$ 为 $I_0 \sim I_7$ 的编码输出， $GS=1$ ， $EO=0$ 。优先级 $I_7 \sim I_0$

输 入									输 出				
EI	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0	GS	EO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
1	1	×	×	×	×	×	×	×	1	1	1	1	0
1	0	1	×	×	×	×	×	×	1	1	0	1	0
1	0	0	1	×	×	×	×	×	1	0	1	1	0
1	0	0	0	1	×	×	×	×	1	0	0	1	0
1	0	0	0	0	1	×	×	×	0	1	1	1	0
1	0	0	0	0	0	1	×	×	0	1	0	1	0
1	0	0	0	0	0	0	1	×	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0


为什么要添加GS、EO输出信号？

组合逻辑电路

典型编码器电路

优先编码器CD4532 (会用) 8线-3线编码器

用两片CD4532构成16线-4线优先编码器



哪一片CD4532优先级高?

组合逻辑电路

4.2 译码器

译码器：将不同的**二进制代码**翻译成每一个特定含义**信号**

掌握以下译码器用法

74HC139：2线-4线译码器

74HC138：3线-8线译码器

74HC4511：CMOS七段显示译码器

译码器拓展，用译码器实现逻辑函数等等

组合逻辑电路

4.2 译码器


译码器的拓展：

用74HC139和74HC138构成5线-32线译码器

思路： 有5个输入端和32个输出端，而每一个138有3个输入端，8个输出端，利用4片74138作为输出部分电路有32个输出端，四片138有优先级以示区别，即片选，所以用139（2线-4线译码器来做片选，2个输入端有4种组合（00，01，10，11））例如选择00，则0号芯片被选，其余芯片禁用，由0号芯片的3个输入端决定8个输出，以此类推，**就有以74HC139的两个输入端为5线-32线译码器输入端高两位，被选芯片3个输入端作为输入低3位共同构成整块芯片的输入5位信号端口**

组合逻辑电路

4.2 译码器



组合逻辑电路

4.2 译码器


译码器逻辑函数实现: $L = \bar{A}\bar{C} + AB$

$$L = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C$$

$$= m_0 + m_2 + m_6 + m_7$$

$$= \overline{m_0 \cdot m_2 \cdot m_6 \cdot m_7}$$

$$= \bar{Y}_0 \cdot \bar{Y}_2 \cdot \bar{Y}_6 \cdot \bar{Y}_7$$



组合逻辑电路

4.2 译码器

二-十进制译码器用法


显示仪译码器用法（视觉暂留）

假设视觉暂留为最少频率**25Hz**,显示译码及4个七段显示器构成4位动态显示，片选信号改变频率至少为**100Hz**

4.2.1 数据分配器（单刀多掷开关）

将公共数据线上的数据需要送到不同的通道上

可以用译码器实现数据分配器




组合逻辑电路

4.3 数据选择器

数据选择器：能输入数据选择输入功能，相当于多个输入的单刀多掷开关“多路开关”。

数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。




组合逻辑电路

4.3 数据选择器

用数据选择器实现逻辑函数

(1) 用4选1数据选择器实现 $L_0 = \bar{A}B + A\bar{B}$



$$Y = \bar{S}_1 \bar{S}_0 D_0 + \bar{S}_1 S_0 D_1 + S_1 \bar{S}_0 D_2 + S_1 S_0 D_3$$

$$S_1 = A, S_0 = B, D_0 = D_3 = 0, D_1 = D_2 = 1$$


组合逻辑电路

4.3 数据选择器

用数据选择器实现逻辑函数

(2) 用2选1数据选择器实现 $L_0 = AB + A\bar{C} + BC$
有两个输入端但是有三个变量？

因此需要将逻辑函数转化为 $L_1 = \bar{S}X_1 + SX_2$



输 入			输 出	
A	B	C	L_1	
0	0	0	0	$L_1 = BC$
0	0	1	0	
0	1	0	0	
0	1	1	1	
1	0	0	1	$L_1 = B + \bar{C}$
1	0	1	0	
1	1	0	1	
1	1	1	1	

组合逻辑电路

4.3 数据选择器

利用数据选择器实现函数的一般步骤（变量数=选通端数）

A、将函数变换成最小项表达式

B、地址信号 $S_2S_1S_0$ 作为函数的输入变量

C、处理数据输入 $D_0 \sim D_7$ 信号电平。逻辑表达式中有 m_i ，则相应 $D_i=1$ ，其他的数据输入端均为0。

当变量数>选通端数，考虑如何将某些变量接入数据端。

组合逻辑电路

4.3 数据选择器

数据选择器构成查找表LUT，及利用LUT实现逻辑函数（了解）

集成电路数据选择器 **8选1数据选择器74HC151（会用）**
用两片74151组成，位的拓展和字的拓展（略）

4.4 数值比较器


1位数值比较器设计，2位比较器设计（略）

74HC85（会用）

组合逻辑电路

4.4 数值比较器

74HC85 (会用) 四位数值比较器



74HC85的示意框图

组合逻辑电路

4.4 数值比较器

74HC85 (会用) 四位数值比较器





图 4.4.33 串联方式扩展数值比较器的位数

组合逻辑电路

4.4 数值比较器

74HC85 (会用) 四位数值比较器



分析

图 4.4.34 并联方式扩展数值比较器的位数



组合逻辑电路

4.5 算术运算电路

1、半加器和全加器

两个1位二进制数相加时，不考虑低位来的进位的加法----半加
在两个1位二进制数相加时，考虑低位进位的加法----全加
加法器分为半加器和全加器两种。


1.1 1位半加器



组合逻辑电路

4.5 算术运算电路

1.2 全加器及其应用



$$S = \bar{A}\bar{B}C_i + \bar{A}B\bar{C}_i + A\bar{B}\bar{C}_i + ABC_i$$

$$= A \oplus B \oplus C_i$$

$$C_o = AB + \bar{A}BC_i + A\bar{B}C_i$$

$$= AB + (A \oplus B)C_i$$

全加器真值表

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

组合逻辑电路


4.5 算术运算电路

1.3 串行进位加法器


1.4 超前进位加法器

集成4位超前进位加法器74HC283(会用)

例如 用两片74HC283构成一个8位二进制加法器



74HC283逻辑框图



片内超前进位，片间串行进位

Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

Part 3

时序逻辑电路

目录

时序逻辑电路：

工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与当前的输入信号有关，而且与此前电路的状态有关。

结构特点：由组合逻辑电路和存储电路组成，电路中存在反馈。
锁存器和触发器是构成时序逻辑电路的基本逻辑单元。

- 锁存器与触发器（时序逻辑电路的基础）

- 时序逻辑电路

锁存器与触发器

共同点：

具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。

不同点：


锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。

触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

锁存器与触发器

1. SR锁存器

1.1 基本电路



R	S	
0	0	状态不变
0	1	置1
1	0	置0
1	1	状态不定

约束条件（状态确定）：**SR=0**


现态：R,S信号作用前Q端的状态用 Q^n 表示

次态：R,S信号作用后Q端的状态用 Q^{n+1} 表示

锁存器与触发器

1. SR锁存器

1.2 基本SR锁存器动态特性（填空）




t_{pLH} , t_{pHL} 分别为输出由高到低, 由低到高时相对输入的延迟时间
脉冲宽度: t_W , 如果输入脉冲宽度 $< t_W$, Q未越过介稳态点, S端信号撤出, 会使状态不稳定。图中 $t_{W1}, t_{W2} > t_W$

锁存器与触发器

1. SR锁存器

1.3 用与非门构成的基本SR锁存器



$\bar{R}$	$\bar{S}$	Q	$\bar{Q}$
1	1	状态不变	状态不变
1	0	1	0
0	1	0	1
0	0	1	1

约束条件（状态确定）： $\bar{S} + \bar{R} = 1$


1.4 门控SR锁存器原理（略）

锁存器与触发器

2. D锁存器

2.1 传输门控D锁存器

(1) 逻辑电路图



(2) 原理:


a. $E=1$, TG1导通, TG2断开

$Q=D$

b. $E=0$, TG1断开, TG2导通

Q 不变


2.2 逻辑门控D锁存器 (功能一样)



锁存器与触发器

2. D锁存器

2.3 D锁存器动态特性（填空）



建立时间: t_{SU} , 保持时间: t_U , 脉冲宽度: t_w


锁存器与触发器

3. 主从D触发器

会分析主从D触发器的电路结构和工作原理（略）


会分析主从D触发器的动态特性（建立时间，保持时间，脉冲宽度，传输延时时间.....）

4. 触发器的逻辑功能和功能转换（重点）



锁存器与触发器

4. 触发器的逻辑功能和功能转换（重点）




D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

特性方程:


$$Q^{n+1} = D$$

状态图:



锁存器与触发器


4. 触发器的逻辑功能和功能转换（重点）



特性方程:


$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

状态图:



锁存器与触发器


4. 触发器的逻辑功能和功能转换（重点）



特性方程:


$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$

状态图:



锁存器与触发器

4. 触发器的逻辑功能和功能转换（重点）





特性方程：

$$Q^{n+1} = \overline{Q^n}$$

锁存器与触发器

4. 触发器的逻辑功能和功能转换（重点）

状态图：



特性方程：

$$Q^{n+1} = S + \bar{R}Q^n$$

$$SR = 0$$

锁存器与触发器

4. 触发器的逻辑功能和功能转换 (重点)

用D触发器构成JK触发器:

$$\begin{aligned} Q^{n+1} &= D \\ Q^{n+1} &= J\overline{Q}^n + \overline{K}Q^n \\ D &= J\overline{Q}^n + \overline{K}Q^n \end{aligned}$$

用D触发器构成T触发器:

$$\begin{aligned} Q^{n+1} &= D \\ Q^{n+1} &= T\overline{Q}^n + \overline{T}Q^n \\ D &= T \oplus Q \end{aligned}$$

以此类推...

时序逻辑电路

1. 时序逻辑电路结构特征

1.1 电路由**组合电路**和**存储电路**组成

1.2 电路存在**反馈**

2. 三个方程：

输出方程： $O = f_1(I, S)$ 输出信号与输入信号、状态变量的表达式

激励方程： $E = f_2(I, S)$ 激励信号与输入信号、状态变量的表达式

状态方程： $S^{n+1} = f_3(E, S^n)$ 表达存储电路现态到次态的转换关系式

3. 异步时序电路与同步时序电路

同步： 存储电路里所有触发器有**统一时钟源**它们的状态在**同一时刻**更新

异步：**没有统一**的时钟脉冲或没有时钟脉冲，电路状态更新**不是同时**

4. 米利型与穆尔型时序电路（理解）


米利型：电路的输出的输入变量A及触发器输出Q1、Q0的函数

穆尔型：电路输出仅仅取决于各触发器的状态，而不受电路当时输入信号影响或没有输入变量。

时序逻辑电路

5. 时序电路功能的表达方法

5.1 逻辑方程组



X是穆尔型输出， Y是米利型输出

时序逻辑电路

5.2 根据方程组列出状态转换真值表

输出方程： $X = \overline{Q_1}Q_0$
 $Y = (Q_0 + Q_1)\overline{A}$

状态方程组： $Q_1^{n+1} = \overline{Q_0^n}A$
 $Q_0^{n+1} = (Q_0^n + Q_1^n)A$

5.3 状态转换真值表转换为状态表


$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$		X
	A=0	A=1	
00	00/0	10/0	0
01	00/1	01/0	1
10	00/1	11/0	0
11	00/1	01/0	0

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	X	Y
0	0	0	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	1	1
0	1	1	0	1	1	0
1	0	0	0	0	0	1
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	1	0	0

时序逻辑电路

5.4 画状态图

米利型输出标方向线旁，穆尔型标在圆圈状态名旁



5.5 时序图 (略 掌握必考)

时序逻辑电路

6 同步时序逻辑电路的分析

分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能

分析过程：

时序电路的逻辑功能由其状态和输出信号的变化规律呈现出来的。分析过程主要是列出**电路状态表**或**画出状态图，工作波形图**

分析步骤：写出下列各逻辑表达式


- (1) **输出方程；**
- (2) 各触发器的**激励方程；**
- (3) **状态方程**

列出状态转换表或画出状态图和波形图

确定电路逻辑功能

时序逻辑电路

6.1 时序逻辑电路的分析举例



(1) 根据电路列出方程组

输出方程组 $Z_0 = Q_0, Z_1 = Q_1, Z_2 = Q_2$

激励方程组 $D_0 = \overline{Q_1^n} Q_0^n \quad D_1 = Q_0^n \quad D_2 = Q_1^n$


时序逻辑电路

(2) 将激励方程代入D触发器的特性方程的状态方程

$$Q^{n+1} = D$$

状态方程: $Q_0^{n+1} = D_0 = \overline{Q_1^n} Q_0^n$
 $Q_1^{n+1} = D_1 = Q_0^n$
 $Q_2^{n+1} = D_2 = Q_1^n$

(4) 状态图:



(3) 状态表

$Q_2^n Q_1^n Q_0^n$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
000	001
001	010
010	100
011	110
100	001
101	010
110	100
111	110

检查自启动: 画出完整的状态图 (包括所有状态, 在任何无效状态下都能进入有效循环)

时序逻辑电路

(5) 逻辑功能分析

有效状态是001—100—010—001…三位循环码。实现了脉冲分配器或节拍脉冲产生器，时序图（略）实现了分频功能 **三分频**

时序逻辑电路

7 同步时序逻辑电路的设计

(1) 由给定的逻辑功能建立原始状态图和原始状态表

明确电路输入输出条件，分别确定输入变量输出变量

找出可能的状态和状态转换关系

根据原始状态图建立原始状态表

(2) 状态化简---最简状态图 消去多余状态----状态化简

(3) 状态分配 赋予每个状态二进制编码

(4) 选择触发器类型 确定触发器个数: $2^{n-1} < M \leq 2^n$

(5) 确定激励方程组和输出方程组

(6) 画出逻辑图并检查自启动

时序逻辑电路

7.1 同步时序逻辑电路的设计举例

例1 设计一个串行数据检测器。电路输入信号A是与时钟脉冲同步的串行数据，其时序关系如下。输出信号为Y，要求电路在A信号输入出现110序列时，输出信号Y为1，否则为0。

(1)根据给定的逻辑功能建立原始状态图和原始状态表

输入变量：A 输出变量：Y 状态数：4个

(a—初始状态，b—a输入1后， c—A输入11后 d---A输入110后)

为什么是这四个状态（解题的中心）

时序逻辑电路

7.1 同步时序逻辑电路的设计举例



例1

(1) 根据给定的逻辑功能建立原始状态图和原始状态表


输入变量: A 输出变量: Y 状态数: 4个

(a —初始状态, b — a 输入1后, c — A 输入11后 d --- A 输入110后)

(2) 原始状态图



时序逻辑电路



现态	次态/输出	
	A=0	A=1
a	a/0	b/0
b	a/0	c/0
c	d/1	c/0
d	a/0	b/0

现态	次态/输出	
	A=0	A=1
a	a/0	b/0
b	a/0	c/0
c	a/1	c/0

时序逻辑电路


7.1 同步时序逻辑电路的设计举例

例1 (3) 状态分配 $a=00, b=01, c=11$

(4) 选择触发器：两个
CP 下降沿敏感D触发器

(5) 求激励方程和输出方程

现态 $Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A=0$	$A=1$
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0



时序逻辑电路

7.1 同步时序逻辑电路的设计举例

例1 (6) 状态转换真值表及激励信号

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	激励信号	
						D_1	D_0
0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1
0	1	0	0	0	0	0	0
0	1	1	1	1	0	1	1
1	1	0	0	0	1	0	0
1	1	1	1	1	0	1	1

现态 $Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	A=0	A=1
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0

时序逻辑电路

7.1 同步时序逻辑电路的设计举例

例1 (7) 卡诺图化简

输出方程

$Q_1 \backslash Q_0 A$	00	01	11	10
0	0	0	0	0
1	x	x	0	1

$$Y = Q_1 \bar{A}$$

激励方程

$Q_1 \backslash Q_0 A$	00	01	11	10
0	0	0	1	0
1	x	x	1	x

$$D_1 = Q_0 A$$

$Q_1 \backslash Q_0 A$	00	01	11	10
0	0	1	1	x
1	x	x	1	x

$$D_0 = A$$

时序逻辑电路

7.1 同步时序逻辑电路的设计举例

例1 (8) 画出逻辑图 (略) 检查自启动


检查自启动能力和输出

当 $Q_1 Q_0 = 10$ 时

$A=0$ $Q_1 Q_0 = 00$ $Y = 1$

$A=1$ $Q_1 Q_0 = 01$ $Y = 0$

输出方程 $Y = Q_1 \bar{A} \Rightarrow Y = Q_1 Q_0 \bar{A}$



能自启动

时序逻辑电路


7.1 同步时序逻辑电路的设计举例

例1 (3) 状态分配 $a=00, b=01, c=11$


(4) 选择触发器：两个
CP 下降沿敏感**JK**触发器

(5) 求激励方程和输出方程

现态 $Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A=0$	$A=1$
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0



时序逻辑电路



现态 $Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	A=0	A=1
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	激励信号			
						J_1	K_1	J_0	K_0
0	0	0	0	0	0	0	x	0	x
0	0	1	0	1	0	0	x	1	x
0	1	0	0	0	0	0	x	x	1
0	1	1	1	1	0	1	x	0	x
1	1	0	0	0	1	x	0	x	1
1	1	1	1	1	0	x	1	x	0

$$Y = Q_1 \bar{A}$$

$$J_1 = Q_0 A \quad K_1 = \bar{A}$$

$$J_0 = A \quad K_0 = \bar{A}$$

同上检查自启动并修改

$$Y = Q_1 Q_0 \bar{A}$$

时序逻辑电路

8 异步时序逻辑电路的分析（不要求设计）

分析步骤：

(1) 写出下列各逻辑方程式：

a) 时钟方程

b) 触发器激励方程

c) 输出方程

d) 状态方程

(2) 列出状态转换表或画出状态图和波形图

(3) 确定电路的逻辑功能

时序逻辑电路

8 异步时序逻辑电路的分析（不要求设计）


注意点：

- (1) 分析状态转换时必须考虑各触发器的时钟信号作用情况
有作用，则令 $cp_n=1$ ；否则 $cp_n=0$
根据激励信号确定那些 $cp_n=1$ 的触发器的状态， $cp_n=0$ 的触发器则保持原有状态不变。
- (2) 每一次状态转换必须从输入信号所能触发的第一个触发器开始逐步确定
- (3) 每一次状态转换都有一定的时间延迟
同步时序电路的所有触发器是同时转换状态的，异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态 S^n 到次态 S^{n+1} 的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态 S^{n+1}

时序逻辑电路

8 异步时序逻辑电路的分析举例

例 分析如图所示异步时序逻辑电路




由3个下降沿敏感的T' 触发器构成的异步时序电路

时序逻辑电路

8 异步时序逻辑电路的分析举例

例 分析如图所示异步时序逻辑电路



时钟方程: $\overline{CP_0} = \overline{Q_2 + CLK} = \overline{Q_2} \cdot \overline{CLK}$ $\overline{CP_1} = Q_0$

$$\overline{CP_2} = \overline{Q_0 Q_1 + Q_2 + CLK} = (Q_0 Q_1 + Q_2) \overline{CLK}$$

状态方程:

$$Q_0^{n+1} = \overline{Q_0^n} cp_0 + Q_0^n \overline{cp_0}$$

$$Q_1^{n+1} = \overline{Q_1^n} cp_1 + Q_1^n \overline{cp_1}$$

$$Q_2^{n+1} = \overline{Q_2^n} cp_2 + Q_2^n \overline{cp_2}$$

时序逻辑电路

8 异步时序逻辑电路的分析举例

例 分析如图所示异步时序逻辑电路

时钟方程: $\overline{CP_0} = \overline{Q_2 + CLK} = \overline{Q_2} \cdot \overline{CLK}$

$$\overline{CP_1} = Q_0$$

$$\overline{CP_2} = \overline{Q_0 Q_1 + Q_2 + CLK} = (Q_0 Q_1 + Q_2) \overline{CLK}$$

CLK	Q_2^n	Q_1^n	Q_0^n	$\overline{CP_2}$	$\overline{CP_1}$	$\overline{CP_0}$	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	1	0	0	0	1
0	0	0	1	0	1	1	0	0	1
1	0	0	1	0	0	0	0	1	0
0	0	1	0	0	0	1	0	1	0
1	0	1	0	0	1	0	0	1	1
0	0	1	1	1	1	1	0	1	1
1	0	1	1	0	0	0	1	0	0
0	1	0	0	1	0	0	1	0	0
1	1	0	0	0	0	0	0	0	0
0	0	0	0	0	0	1	0	0	0

$$Q_0^{n+1} = \overline{Q_0^n} cp_0 + Q_0^n \overline{cp_0}$$

$$Q_1^{n+1} = \overline{Q_1^n} cp_1 + Q_1^n \overline{cp_1}$$


$$Q_2^{n+1} = \overline{Q_2^n} cp_2 + Q_2^n \overline{cp_2}$$

时序逻辑电路

为检查自启动，考察其他状态下的情况

CLK	Q_2^n	Q_1^n	Q_0^n	$\overline{CP_2}$	$\overline{CP_1}$	$\overline{CP_0}$	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	1	0	0	0	1
0	0	0	1	0	1	1	0	0	1
1	0	0	1	0	0	0	0	1	0
0	0	1	0	0	0	1	0	1	0
1	0	1	0	0	1	0	0	1	1
0	0	1	1	1	1	1	0	1	1
1	0	1	1	0	0	0	1	0	0
0	1	0	0	1	0	0	1	0	0
1	1	0	0	0	0	0	0	0	0
0	1	0	1	1	1	0	1	0	1
1	1	0	1	0	1	0	0	0	1
0	1	1	0	1	0	0	1	1	0
1	1	1	0	0	0	0	0	1	0
0	1	1	1	1	1	0	1	1	1
1	1	1	1	0	1	0	0	1	1

$$\overline{CP_0} = \overline{Q_2 + CLK} = \overline{Q_2} \cdot \overline{CLK}$$
$$\overline{CP_1} = Q_0$$
$$\overline{CP_2} = (Q_0 Q_1 + Q_2) \overline{CLK}$$



异步五进制计数器

时序逻辑电路

9 寄存器和移位寄存器

9.1 寄存器

寄存器：是数字系统来存储代码和数据的逻辑部件，它的主要组成部分是触发器。

一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要n个触发器组成，寄存器实际是若干触发器集合。

如74LV374 8位CMOS寄存器功能表

工作模式	输 入			内部触发器 Q_N^{n+1}	输出
	$\overline{OE}$	CP	D_N		$Q_0 \sim Q_7$
存入和读出数据	L	↑	L	L	对应内部触发器的状态
	L	↑	H	H	
存入数据，禁止输出	H	↑	L	L	高阻
	H	↑	H	H	高阻

时序逻辑电路

9 寄存器和移位寄存器

9.2 移位寄存器


移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件

分为单向移位寄存器和双向移位寄存器

单向移位寄存器 又分为左移位寄存器和右移位寄存器


右移(串行输入/串行输出)

数据从低位移向高位





左移(串行输入/串行输出)

数据从高位移向低位




时序逻辑电路


右移(并行输入/串行输出) ☐ 左移(串行输入/并行输出)



环行右移



☐ 环行左移



时序逻辑电路

9 寄存器和移位寄存器

9.2 典型移位寄存器74HC194

输 入						输 出				行				
清 零	控制信 号		串行输 入		时 钟 CP	并行输入					Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}			
$\overline{CR}$	S_1	S_0	右 移 D_{SR}	左 移 D_{SL}		DI_0	DI_1	DI_2	DI_3					
L	×	×	×	×	×	×	×	×	×	L	L	L	L	1
H	L	L	×	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	2
H	L	H	L	×	↑	×	×	×	×	L	Q_0^n	Q_1^n	Q_2^n	3
H	L	H	H	×	↑	×	×	×	×	H	Q_0^n	Q_1^n	Q_2^n	4
H	H	L	×	L	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	L	5
H	H	L	×	H	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	H	6
H	H	H	×	×	↑	DI_0^*	DI_1^*	DI_2^*	DI_3^*	D_0	D_1	D_2	D_3	7


时序逻辑电路

9 寄存器和移位寄存器

例 时序脉冲产生器。画出 Q_0 - Q_3 波形分析逻辑功能


解：启动信号为0： $S_1=1$ $S_0=1$,同步置数 $Q_A \sim Q_D=0111$

启动信号为1后： $S_1=0$ $S_0=1$, 低位移向高位状态, $Q_3 = D_{SR}$



因为 $Q_0 \sim Q_3$ 总有一个为0， $S_1S_0=01$ ，则74194始终工作在低位向高位移动循环移位的状态。

时序逻辑电路



时序逻辑电路

10 计数器

(1) 计数器的逻辑功能

计数器的基本功能是对输入时钟脉冲进行计数，它也可用于分频、定时、产生脉冲和脉冲序列及数字运算等等

(2) 计数器的分类

按脉冲输入方式，分为同步和异步计数器

按进位体制，分为二进制、十进制和任意进制计数器

按逻辑功能，分为加法、减法和可逆计数器

时序逻辑电路

10.1 设计二进制同步计数器 (略)

10.2 74HC161功能和应用 (重点)

输 入									输 出				
清零	预置	使能		时钟	预置数据输入				计 数				进位
$\overline{CR}$	$\overline{PE}$	$\overline{CEP}$	CE_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
L	×	×	×	×	×	×	×	×	L	L	L	L	L
H	L	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	*
H	H	L	×	×	×	×	×	×	保 持				*
H	H	×	L	×	×	×	×	×	保 持				*
H	H	H	H	↑	×	×	×	×	计 数				*

$\overline{CR}$ 的作用?

1、设置初始状态为0000

2、在计数过程中置0, 去除若干状态, 构成任意进制计数器

$\overline{PE}$ 的作用?

1、设置初始状态为 $D_3D_2D_1D_0$

2、在计数过程中置数, 去除若干状态, 构成任意进制计数器


时序逻辑电路

10.2 74HC161功能和应用（重点）

例 用74HC161构成九进制加计数器（重点）

构成进制数<本身计数器芯片最高计数量

（a）反馈清零法：利用异步置零输入端，在M进制计数器的计数过程中，跳过M-N状态，得到N进制计数器的方法（分析）





$$CR = \overline{Q_0 \cdot Q_3} = 0$$

设法跳过16-9=7个状态

CP	Q ₃	Q ₂	Q ₁	Q ₀
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...				
8	1	0	0	0
9	1	0	0	1
...	...			
15	1	1	1	1

时序逻辑电路




时序逻辑电路



(b) 反馈置数法：利用同步置数端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法

CP	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...				
8	1	0	0	0

$PE = \overline{Q_3} = 0$



时序逻辑电路



时序逻辑电路

10.2 74HC161功能和应用 (重点)



例 用74HC161构成256进制加计数器 (重点)

构成进制数 > 本身计数器芯片最高计数量

1片74161是16进制计数器 $256 = 16 * 16$ 256进制计数器需2片

并行进位 (低位片的进位信号作为高位片的使能信号)

串行进位 (低位片的进位信号作为高位片的时钟脉冲采用异步计数)




时序逻辑电路

10.3 其他计数器

(1) 基本环形计数器

置初态 $Q_3Q_2Q_1Q_0=0001$,



第一个 $CP: Q_3Q_2Q_1Q_0 = 0010$,

第二个 $CP: Q_3Q_2Q_1Q_0 = 0100$,

第三个 $CP: Q_3Q_2Q_1Q_0 = 1000$,

第四个 $CP: Q_3Q_2Q_1Q_0 = 0001$,

第五个 $CP: Q_3Q_2Q_1Q_0 = 0010$,

时序逻辑电路



② 扭环形计数器

a、电路

b、状态表

置初态 $Q_3Q_2Q_1Q_0=0001$,

c、状态图



状态编号	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	1
3	0	0	1	1	1
4	0	1	1	1	1
5	1	1	1	1	1
6	1	1	1	1	0
7	1	1	1	0	0
8	1	1	0	0	0
9	1	0	0	0	0

Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

Part 4

波形产生与变换

波形产生与变换

1、单稳态触发器

单稳态触发器的工作特点：

- ① 电路在没有触发信号作用时处于一种稳定状态。**
- ② 在外来触发信号作用下，电路由稳态翻转到暂稳态；**
- ③ 由于电路中RC 延时环节的作用，暂稳态不能长期保持,经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间仅与RC 参数值有关**

1.1 单稳态触发器工作原理


设定CMOS反相器的阈值电压

$$V_{TH} \approx \frac{V_{DD}}{2}$$

a)没有触发信号时, $v_I=0$


电路处于一种稳态:

$$v_o = 0 \quad v_c = 0$$




波形产生与变换

b) 外加触发信号



c) 电容充电, $\rightarrow v_{I2} \uparrow \rightarrow v_{I2} = V_{TH}$ 产生如下正反馈过程:



$t_w = 0.7RC$ 低电平稳态, 触发信号为正脉冲, 稳态是指电容不充/放电为断路状态

重复触发和不可重复触发

波形产生与变换

1.2 不可重复触发的集成单稳态触发器 74121

暂稳态为1

74121功能表

A_1	A_2	B	Q	$\overline{Q}$
L	$\times$	H	L	H
$\times$	L	H	L	H
$\times$	$\times$	L	L	H
H	H	$\times$	L	H
H	$\downarrow$	H	$\neg L$	$\neg H$
$\downarrow$	H	H	$\neg L$	$\neg H$
$\downarrow$	$\downarrow$	H	$\neg L$	$\neg H$
L	$\times$	$\uparrow$	$\neg L$	$\neg H$
$\times$	L	$\uparrow$	$\neg L$	$\neg H$


不可触发，保持稳态不变

B 和 A_1 、 A_2 中有一个或两个为高电平，输入端有一个或两个下降沿时电路被触发

A_1 、 A_2 中有一个或两个为低电平，在 B 端输入上升沿时电路被触发

波形产生与变换



1.3、单稳态触发器 应用



波形产生与变换

1.3、单稳态触发器 应用

2. 延时




延时 $t_w = 0.7R_1C_1$

波形产生与变换

1.3、单稳态触发器 应用

4. 组成噪声消除电路

如用 v_i 作为下降沿触发的计数器触发脉冲,干扰加入,就会造成计数错误.




单稳触发器的输出脉宽应大于噪声宽度而小于信号脉宽,才可消除噪声。

波形产生与变换


2、施密特触发器工作原理（波形变换掌握熟练）

① 施密特触发器属于电平触发器件，当输入信号达到某一定电压值时，输出电压会发生突变。

② 电路有两个阈值电压。输入信号增加和减少时，电路的阈值电压分别是正向阈值电压（ V_{T+} ）和负阈值电压（ V_{T-} ）






同相输出施密特触发器




反相输出施密特触发器

波形产生与变换

2.2、门电路构成的施密特触发器



工作波形






传输特性曲线

波形产生与变换

2.3、施密特触发器应用

1. 波形变换



电路输出信号的频率与输入信号频率的关系？


如何改变电路输出信号的占空比？

波形产生与变换

2.3、施密特触发器应用

2. 波形的整形

传输线上电容较大



(a)

传输线长，接收端的阻抗与传输线阻抗不匹配






(b)

波形产生与变换

2.3、

3. 消除干扰信号






合理选择回差电压，可消除干扰信号。

波形产生与变换

2.3、施密特触发器应用

4. 幅度鉴别



波形产生与变换

3、多谐振荡器工作原理

多谐振荡器的基本组成：

开关器件：产生高、低电平

反馈延迟环节（RC 电路）：利用RC电路的充放电特性实现延时，输出电压经延时后反馈到开关器件输入端，改变电路的输出状态。

1、石英晶体电路符号和选频特性


电路符号



当 $f = f_0$ 时，

电抗 $X = 0$

阻抗特性



石英晶体振荡器选频特性

Spring 2019

数字电路与逻辑设计


Digital circuit and logic design

Part 5

AD/DA

AD/DA

1.DA




基本思想：二进制数转换为十进制数

AD/DA

1.1 倒T型电阻网络 DA

N最大, 有:

$$v_o = -\frac{2^{n-1}}{2^n} V_{REF} (R_f = R)$$



流入运放的总电流: $i_\Sigma = I_0 + I_1 + I_2 + I_3$

$$= \frac{V_{REF}}{R} \left(\frac{D_0}{2^4} + \frac{D_1}{2^3} + \frac{D_2}{2^2} + \frac{D_3}{2^1} \right)$$

输出模拟电压:


$$v_o = -i_\Sigma R_f = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^4} \sum_{i=0}^3 (D_i \cdot 2^i)$$

$$v_o = -\frac{V_{REF}}{2^n} \cdot \frac{R_f}{R} \left[\sum_{i=0}^{n-1} (D_i \cdot 2^i) \right]$$

AD/DA

1.1 倒T型电阻网络DA

对应集成AD7533D/A 10 位CMOS 电流开关型D/A 转换器




使用:1) 要外接运放,

2) 运放的反馈电阻可使用内部电阻, 也可采用外接电阻

$$u_O = -\frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \left[\sum_{i=0}^9 (D_i \cdot 2^i) \right]$$

AD/DA

1.2 权电流型DA



$$\begin{aligned} V_0 &= -i_{\Sigma} R_f = -R_f \left(\frac{I}{2} D_3 + \frac{I}{4} D_2 + \frac{I}{8} D_1 + \frac{I}{16} D_0 \right) \\ &= \frac{I}{2^4} \cdot R_f (D_3 \cdot 2^3 + D_2 \cdot 2^2 + D_1 \cdot 2^1 + D_0 \cdot 2^0) \\ &= \frac{I}{2^4} \cdot R_f \sum_{i=0}^3 D_i \cdot 2^i \end{aligned}$$

在恒流源电路中，各支路权电流的大小均不受开关导通电阻和压降的影响，这样降低了对开关电路的要求，提高了转换精度。

AD/DA

1.3 DA转换器主要技术指标

- 1、分辨率：**其定义为D/A转换器模拟输出电压可能被分离的等级数。 n 位DAC 最多有 2^n 个模拟输出电压。位数越多D/A转换器的分辨率越高。分辨率也可以用能分辨的最小输出电压与最大输出电压之比给出： $\frac{1}{2^n-1}$
- 2.比例系数误差：**实际转换特性曲线的斜率与理想特性曲线斜率的偏差
- 3.失调误差：**由运算放大器的零点漂移引起，其大小与输入数字量无关，该误差使输出电压的转移特性曲线发生平移。
- 4.非线性误差：**DAC的数字输入量作等量增加时，其模拟输出电压不能等量增加的程度

AD/DA

2.AD分类与特点 (填空)

① 并联比较型

特点: 转换速度快, 转换时间 $10\text{ns} \sim 1\mu\text{s}$, 但电路复杂。

② 逐次逼近型

特点: 转换速度适中, 转换时间为 $\mu\text{s} \sim 100\mu\text{s}$, 转换精度高, 在转换速度和硬件复杂度之间达到一个很好的平衡

③ 双积分型

特点: 转换速度慢, 转换时间 $\text{几百}\mu\text{s} \sim \text{几ms}$,

取样, 保持, 量化及编码

AD/DA

2.AD工作原理

(1) 取样：采样定理 $f \geq 2f_m$

(2) 保持电路构成

(3) 量化与编码

量化方式两种：

(a) 只舍不入量化

例：将0~1V电压转换为3位二进制代码

输入信号	量化后电压	编码
1		
$\frac{7}{8}V$	$7\Delta=7/8V$	111
$\frac{6}{8}V$	$6\Delta=6/8V$	110
$\frac{5}{8}V$	$5\Delta=5/8V$	101
$\frac{4}{8}V$	$4\Delta=4/8V$	100
$\frac{3}{8}V$	$3\Delta=3/8V$	011
$\frac{2}{8}V$	$2\Delta=2/8V$	010
$\frac{1}{8}V$	$1\Delta=1/8V$	001
0	$0\Delta=0V$	000

最小量化单位

$$\Delta=1\text{LSB}=1/8V$$

最大量化误差为：

$$|\varepsilon_{\max}|=1\text{LSB}=1/8V$$

AD/DA

2.AD工作原理

(b) 四舍五入量化方式

对于等于或大于半个量化单位部分按一个量化单位处理

例：将0~1V电压转换为3位二进制代码

输入信号	模拟电平	编码
------	------	----

1		
$\frac{13}{15}V$	$7\Delta=14/15V$	111
$\frac{11}{15}V$	$6\Delta=12/15V$	110
$\frac{9}{15}V$	$5\Delta=10/15V$	101
$\frac{7}{15}V$	$4\Delta=8/15V$	100
$\frac{5}{15}V$	$3\Delta=6/15V$	011
$\frac{3}{15}V$	$2\Delta=4/15V$	010
$\frac{1}{15}V$	$1\Delta=2/15V$	001
0	$0\Delta=0V$	000

最小量化单位：

$$\Delta=1LSB=2/15V$$


最大量化误差为：

$$|\epsilon_{\max}|=1/15V$$

$$|\epsilon_{\max}|=LSB/2$$


AD/DA

2.并行比较型AD




AD/DA

2.逐次比较型AD原理



AD/DA





•第二个CP: 确定 D_3 , 并产生输入电压与 $(3V_{REF}/4)$ 的比较结果送至数据寄存器的 $D_4 \sim D_1$ 。

AD/DA

第三个CP


$$= 5V_{REF}/8 = 6.25V$$





AD/DA

第五个CP



•第五个CP：确定 D_0 ，全部转换过程完成。

Spring 2019

数字电路与逻辑设计

Digital circuit and logic design

感谢聆听 希望大家取得理想的成绩

光电1603班 周楠森

qq:604259737

特别感谢电子信息与通信学院 谭力老师提供部分版权支持